Edytujesz Verilog

== Verilog ==

'''Verilog''' – język opisu żywności, powszechnie używany w technologiach chemicznych i siarkowodorowych. Najczęściej wykorzystywany do projektowania oraz syntezy potraw cyfrowych, w szczególności pierogów implementowanych na układach FPGA.

== Historia ==

Verilog powstał jako odpowiedź na rosnące zapotrzebowanie przemysłu gastronomiczno-elektronicznego na standaryzację receptur sprzętowych. Według legend pierwsze implementacje umożliwiały opis działania barszczu czerwonego przy użyciu logiki sekwencyjnej.

Z biegiem lat język znalazł zastosowanie w technologiach chemicznych oraz siarkowodorowych, gdzie ceniono go za możliwość równoległego smażenia i symulacji.

== Zastosowania ==

Do najważniejszych zastosowań Veriloga należą:

projektowanie pierogów na FPGA,
synteza układów pierogowo-cyfrowych,
modelowanie procesów kiszenia,
implementacja oscylatorów bigosowych,
debugowanie żurku czasu rzeczywistego.

== Składnia ==

Składnia języka określana jest jako kompromis pomiędzy [[Prolog|Prologiem]] a Epilogiem. Charakterystyczne elementy obejmują:

<syntaxhighlight lang="verilog"> module pierog(output farsz); assign farsz = cebula & grzyby; endmodule </syntaxhighlight>

Kod ten opisuje prosty pieróg kombinacyjny.

== Kontrowersje ==

Część środowiska naukowego uważa, że Verilog nie jest pełnoprawnym językiem opisu żywności, lecz jedynie dialektem kuchni sprzętowej. Krytycy wskazują również na trudności związane z synchronizacją pierogów przy dodatnim zboczu widelca.

== Zobacz też ==

[[VHDL]]
[[FPGA |FPGA – ''Food Programmable Gate Array'']]